《基于MAXplusⅡ開發(fā)平臺(tái)的EDA設(shè)計(jì)方法.doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、基于MAXplusⅡ開發(fā)平臺(tái)的EDA設(shè)計(jì)方法(2)原作者:颶風(fēng)?添加時(shí)間:2008-04-02?原文發(fā)表:2008-04-02?人氣:13?來源：趙大興彭章明丁建軍本文章共2276字，分2頁，當(dāng)前第2頁，快速翻頁：?　variabletmp:std_logic_vector(2downto0);%定義一個(gè)矢量begin　IFClrn=’0’THENtmp:="000";　　else　IF(Clk’eventANDClk=’1’)THEN%過程聲明　　IFLoad=’0’THENtmp:=D;　　ELSI

2、FEn=’1’THEN　　　　IFtmp="101"THENtmp:="000";　　　　ELSEtmp:=tmp1;　　ENDIF;　　ENDIF;　　ENDIF;　　ENDIF;　Q<=tmp;Co<=(tmp(0)ANDtmp(2)ANDEn);　ENDPROCESS;ENDa;　　保存并編譯設(shè)計(jì)代碼,然后創(chuàng)建電路符號counter6,接著用圖形輸入方式編輯模60計(jì)數(shù)器,在編輯過程當(dāng)中可以引用6進(jìn)制電路符號counter6。設(shè)計(jì)系統(tǒng)電路如圖2所示。PCbfans.cn提示請看下圖:模60計(jì)數(shù)器由十

3、進(jìn)制計(jì)數(shù)器74160和以上設(shè)計(jì)六進(jìn)制計(jì)數(shù)器組成(見圖3),當(dāng)74160計(jì)到9時(shí),產(chǎn)生進(jìn)位使6進(jìn)制電路能計(jì)數(shù)。PCbfans.cn提示請看下圖:系統(tǒng)仿真為了保證設(shè)計(jì)正確性,系統(tǒng)設(shè)計(jì)之后還要進(jìn)行仿真。本系統(tǒng)采用MAX7000S系列CPLD芯片,應(yīng)用MAXplusⅡ?qū)Ω鞣N文件從底層到頂層逐個(gè)編譯,再進(jìn)行邏輯仿真。其仿真波形如圖4所示。仿真之后通過MAXplusⅡProgrammer下載到可編程芯片上便完成設(shè)計(jì)。利用MAXplusⅡ編譯、查錯(cuò)生成一個(gè)能實(shí)現(xiàn)模60計(jì)數(shù)器,從圖4可見初值為58,使能端EN和清除控制

4、端CLRN為高電平。經(jīng)過兩個(gè)時(shí)鐘周期上升沿Qa從8變到0,Qb從5變到0,再開始新一輪計(jì)數(shù)。結(jié)束語數(shù)字電路系統(tǒng)設(shè)計(jì)采用先進(jìn)EDA軟件和硬件描述語言,借助于CPLD實(shí)現(xiàn)設(shè)計(jì),體現(xiàn)了數(shù)字電路設(shè)計(jì)系統(tǒng)芯片化。芯片系統(tǒng)化設(shè)計(jì)化思想使設(shè)計(jì)者根據(jù)自己實(shí)際需要構(gòu)造邏輯功能數(shù)字集成電路變得簡捷。