《Maxplus_Ⅱ基本操作方法.doc》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、.word可編輯.附錄：MaxplusⅡ基本操作方法——圖形輸入法利用EDA工具進(jìn)行原理圖輸入設(shè)計(jì)的優(yōu)點(diǎn)是，設(shè)計(jì)者能利用原有的電路知識迅速入門，完成較大規(guī)模的電路系統(tǒng)設(shè)計(jì)，而不必具備許多諸如編程技術(shù)、硬件語言等新知識。MAX+plusII提供了功能強(qiáng)大，直觀便捷和操作靈活的原理圖輸入設(shè)計(jì)功能，同時還配備了適用于各種需要的元件庫，其中包含基本邏輯元件庫（如與非門、反向器、D觸發(fā)器等）、宏功能元件（包含了幾乎所有74系列的器件），以及功能強(qiáng)大，性能良好的類似于IPCore的巨功能塊LPM庫。但更為重要的是，MAX+plusII還提供了原

2、理圖輸入多層次設(shè)計(jì)功能，使得用戶能設(shè)計(jì)更大規(guī)模的電路系統(tǒng)，以及使用方便精度良好的時序仿真器。以傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)相比為例，MAX+plusII提供原理圖輸入設(shè)計(jì)功能具有顯著的優(yōu)勢：·能進(jìn)行任意層次的數(shù)字系統(tǒng)設(shè)計(jì)。傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)只能完成單一層次的設(shè)計(jì)，使得設(shè)計(jì)者無法了解和實(shí)現(xiàn)多層次的硬件數(shù)字系統(tǒng)設(shè)計(jì)；·對系統(tǒng)中的任一層次，或任一元件的功能能進(jìn)行精確的時序仿真，精度達(dá)0.1ns，因此能發(fā)現(xiàn)一切對系統(tǒng)可能產(chǎn)生不良影響的競爭冒險(xiǎn)現(xiàn)象；·通過時序仿真，能對迅速定位電路系統(tǒng)的錯誤所在，并隨時糾正；·能對設(shè)計(jì)方案作隨時更改，并儲存入檔設(shè)計(jì)過程

3、中所有的電路和測試文件；·通過編譯和編程下載，能在FPGA或CPLD上對設(shè)計(jì)項(xiàng)目隨時進(jìn)行硬件測試驗(yàn)證。·如果使用FPGA和配置編程方式，將不會有如何器件損壞和損耗；·符合現(xiàn)代電子設(shè)計(jì)技術(shù)規(guī)范。傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)利用手工連線的方法完成元件連接，容易對學(xué)習(xí)者產(chǎn)生誤導(dǎo)，以為只要將元件間的引腳用引線按電路圖連上即可，而不必顧及引線的長短、粗細(xì)、彎曲方式、可能產(chǎn)生的分布電感和電容效應(yīng)以及電磁兼容性等等十分重要的問題。以下將以一位全加器的設(shè)計(jì)為例詳細(xì)介紹原理圖輸入設(shè)計(jì)方法，但應(yīng)該更多地關(guān)注設(shè)計(jì)流程，因?yàn)槌俗畛醯膱D形編輯輸入外，其它處理流程都與

4、文本（如VHDL文件）輸入設(shè)計(jì)完全一致。.專業(yè).專注..word可編輯.1位全加器可以用兩個半加器及一個或門連接而成，因此需要首先一個半加器的設(shè)計(jì)。以下將給出使用原理圖輸入的方法進(jìn)行底層元件設(shè)計(jì)和層次化設(shè)計(jì)的完整步驟，其主要流程與數(shù)字系統(tǒng)設(shè)計(jì)的一般流程基本一致。事實(shí)上，除了最初的輸入方法稍有不同外，應(yīng)用VHDL的文本輸入設(shè)計(jì)方法的流程也基本與此相同。步驟1：為本項(xiàng)設(shè)計(jì)建立文件夾任何一項(xiàng)設(shè)計(jì)都是一項(xiàng)工程（Project），都必須首先為此工程建立一個放置與此工程相關(guān)的所有文件的文件夾，此文件夾將被EDA軟件默認(rèn)為工作庫（WorkLibr

5、ary）。一般不同的設(shè)計(jì)項(xiàng)目最好放在不同的文件夾中，注意，一個設(shè)計(jì)項(xiàng)目可以包含多個設(shè)計(jì)文件，例如數(shù)字頻率計(jì)。圖A3-1進(jìn)入Max+plusII，建立一個新的設(shè)計(jì)文件圖A3-2元件輸入選擇窗假設(shè)本項(xiàng)設(shè)計(jì)的文件夾取名為MY_PRJCT，在E盤中，路徑為：E:MY_PRJCT。文件夾不能用中文。.專業(yè).專注..word可編輯.步驟2：輸入設(shè)計(jì)項(xiàng)目和存盤1、打開Mux+plusII，選菜單File?New（圖A3-1），在彈出的FileType窗中選原理圖編輯輸入項(xiàng)GraphiceditorFile，按OK后將打開原理圖編輯窗。2、在原理

6、圖編輯窗中的任何一個位置上點(diǎn)鼠標(biāo)右鍵，將跳出一個選擇窗，選擇此窗中的輸入元件項(xiàng)EnterSymbol，于是將跳出如圖A3-2所示的輸入元件選擇窗。3、用鼠標(biāo)雙擊文件庫“SymbolLibraries”中的e:maxplu2max2libprim項(xiàng),在SymbolFiles窗中即可看到基本邏輯元件庫prim中的所有元件，但也可以在SymbolName窗中用鍵盤直接輸入所需元件名，在按OK鍵，即可將元件調(diào)入原理圖編輯窗中。如為了設(shè)計(jì)半加器，分別調(diào)入元件and2、not、xnor、input和output（圖A3-3）并連接好。然后

7、用鼠標(biāo)分別在input和output的PIN-NAME上雙擊使其變黑色，再用鍵盤分別輸入各引腳名：a、b、co和so。4、點(diǎn)擊選項(xiàng)File?“SaveAs”，選出剛才為自己的工程建立的目錄E:MY_PRJCT，將已設(shè)計(jì)好的圖文件取名為：h_adder.gdf(注意后綴是.gdf)，并存在此目錄內(nèi)。圖A3-3將所需元件全部調(diào)入原理圖編輯窗注意，原理圖的文件名可以用設(shè)計(jì)者認(rèn)為合適的任何英文名（VHDL文本存盤名有特殊要求），如adder.gdf(加法器)等。還應(yīng)注意，為了將文件存入自己的E:MY_PRJCT目錄中，必須在如圖A3-4

8、的Saveas窗中雙擊MY_PRJCT目錄，使其打開，然后鍵入文件名，并按OK。圖A3-4連接好原理圖并存盤.專業(yè).專注..word可編輯.注意：原理圖畫好后，可以建立成一個默認(rèn)的邏輯符號，F(xiàn)lie->creatdefaultsymb