国产乱人视频免费观看网站,九九精品视频在线观看,九九久re8在线精品视频,日韩久久精品五月综合

<menu id="zjelp"></menu>

    <th id="zjelp"><tbody id="zjelp"><form id="zjelp"></form></tbody></th>
    <small id="zjelp"><menuitem id="zjelp"></menuitem></small>
  • <small id="zjelp"></small>

    <address id="zjelp"></address>
    <address id="zjelp"></address>
    電子信息工程專業(yè)教學大綱—eda技術及應用教學大綱

    電子信息工程專業(yè)教學大綱—eda技術及應用教學大綱

    ID:41803464

    大?。?9.62 KB

    頁數(shù):6頁

    時間:2019-09-02

    電子信息工程專業(yè)教學大綱—eda技術及應用教學大綱_第1頁
    電子信息工程專業(yè)教學大綱—eda技術及應用教學大綱_第2頁
    電子信息工程專業(yè)教學大綱—eda技術及應用教學大綱_第3頁
    電子信息工程專業(yè)教學大綱—eda技術及應用教學大綱_第4頁
    電子信息工程專業(yè)教學大綱—eda技術及應用教學大綱_第5頁
    資源描述:

    《電子信息工程專業(yè)教學大綱—eda技術及應用教學大綱》由會員上傳分享,免費在線閱讀,更多相關內容在工程資料-天天文庫。

    1、《EDA技術及應用》教學大綱課程編碼:1041815課程性質:專業(yè)課程適用專業(yè):屯子信息工程學分:3學分學時:54學時(其中理論36學時,實驗18學時)開設學期:第6學期一、教學目的理解FPGA、ASIC電路的基本概念;熟練掌握利用quartusII軟件設計常用電路的方法,提高學生分析和解決實際問題的能力,了解通用接口電路,初步做到能使用學過的電路知識解決簡單的實際問題。二、重點難點1.重點:FPGA/CPLD結構與應用、QuartusII應用,VerilogHDL基本數(shù)據(jù)類型與命令語句,常用EDA設計方法、仿真驗證。2.難點:VerilogHDL基本數(shù)據(jù)類型與命令語句與C語

    2、言的差別,阻塞與非阻塞式差別。三、教學方法講授法:教師講授計算機體系結構的基本知識和研究現(xiàn)狀。四、教學內容第一章概述(2學時)教學要求:了解EDA技術及其發(fā)展,了解硬件描述語言VerilogHDL,了解基于HDL的自頂向下設計方法。1.EDA技術及其發(fā)展2.EDA技術實現(xiàn)的目標3.硬件描述語言VerilogHDL4.其他常用描述語言5.HDL綜合1.基于IIDL的自頂向下設計方法第二章EDA設計流程及其工具(2學時)教學要求:完整了解利用EDA技術進行設計開發(fā)的流程對于正確選擇和使用EDA軟件、優(yōu)化設計項目、提高設計效率十分有益。本章要求了解FPGA/CPLD開發(fā)流程、ASI

    3、C及其設計流程;熟練掌握常用EDA工具軟件并予以應用。1.FPGA/CPLD開發(fā)流程2.ASIC及其設計流程3.常用EDA工具4.QuartusII簡介5?IP核簡介第三章FPGA/CPLD結構與應用(2學時)教學要求:熟悉可編程邏輯器件的結構和工作原理;掌握CPLD的乘積項原理和FPGA的查找表原理;掌握相關的編程下載和測試技術。1.可編程邏輯器件概述2.簡單PLD原理3.CPLD的結構與工作原理4.FPGA的結構與工作原理5.碩件測試技術6.FPGA/CPLD產(chǎn)品概述7.編程與配置第四章VerilogHDL設計(6學時)教學要求:從整體上把握Verilog程序的基木結構和

    4、設計特點以及與電路情景的對應關系,掌握Verilog語句結構、語法規(guī)則、語言要素和數(shù)據(jù)表示方法;掌握既定功能的電路模塊描述方法;理解Verilog語句的特征(并行特征和順序特征);熟悉組合電路的VerilogHDL描述,吋序電路的VerilogHDL描述,掌握各種計數(shù)器的VerilogHDL設計方法1?組合電路的VerilogHDL描述2.時序電路的VerilogHDL描述2.計數(shù)器的VerilogHDL設計第五章QuartusII應用初步(6學時)教學要求:掌握Verilog的設計輸入、綜合、適配、仿真測試和編程下載等重要方法。1.基本設計流程2.引腳設置與硬件驗證3.嵌入

    5、式邏輯分析儀使用方法4.編輯的SignalTapII觸發(fā)信號5?原理圖輸入設計方法第六章VerilogHDL設計進階(4學時)教學要求:了解Verilog程序設計的內在規(guī)律;掌握VerilogHDL的數(shù)字系統(tǒng)設計技術。熟悉過程結構,if語句,重點掌握不同類型的分頻電路設計。1?過程結構中的賦值語句2.過程語句歸納3.移位寄存器之VerilogHDL設計4.if語句概述5?雙向和三態(tài)電路設計6?不同類型的分頻屯路設計第七章宏功能模塊與IP應用(4學時)教學要求:掌握LPM功能模塊,了解每一個模塊的功能、參數(shù)含義、使用方法等。掌握常用的模塊的使用方法。1?宏功能模塊概述2.LPM

    6、計數(shù)器模塊使用方法3.基于LMP的流水線乘法累加器設計4.LMP隨機存儲器的設置和調用5.LMP-ROM的定制和使用示例6.在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應用第八章有限狀態(tài)機設計(4學時)教學要求:了解有限狀態(tài)機及其設計技術。了解只有從電路狀態(tài)的角度去考慮,才能從根本上把握可靠、高效的時序邏輯的設計關鍵。1.VerilogHDL狀態(tài)機的一般形式2.Moore有限狀態(tài)機3.狀態(tài)機圖形編輯4.毛刺非法狀態(tài)處理5.硬件數(shù)字技術排除第九章VerilogHDL仿真驗證(4學時)教學要求:掌握仿真驗證的關鍵步驟,掌握對應各種條件的測設向量,熟悉常見的仿真工具Modelsim的使用。1.Ver

    7、ilog仿真驗證與仿真流程2.使用ModclSim仿真3.其他仿真語句4.延時模型第十章SOPC技術(2學時)教學要求:了解NiosII的基本結構、功能以及軟硬件構建和調試流程,了解SPOC的設計流程,熟悉N1OS11嵌入式系統(tǒng)的設計方法。1.NiosII嵌入式CPU核2.NIOSII設計流程及外圍接口3.N10S11系統(tǒng)設計流程*4.NIOSII系統(tǒng)深入設計*5.SOPC綜合設計五、考核要求分作業(yè)考核、實驗考核和期末考核兩部分,期末考核以閉卷筆試的形式進行。最終成績采取百分制,作業(yè)考核占10%,實驗考

    當前文檔最多預覽五頁,下載文檔查看全文

    此文檔下載收益歸作者所有

    當前文檔最多預覽五頁,下載文檔查看全文
    溫馨提示:
    1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
    2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
    3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現(xiàn)內容與標題不符可向本站投訴處理。
    4. 下載文檔時可能由于網(wǎng)絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。