《電子信息工程專業(yè)教學(xué)大綱—eda技術(shù)及應(yīng)用教學(xué)大綱》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、《EDA技術(shù)及應(yīng)用》教學(xué)大綱課程編碼：1041815課程性質(zhì)：專業(yè)課程適用專業(yè)：屯子信息工程學(xué)分：3學(xué)分學(xué)時：54學(xué)時（其中理論36學(xué)時，實驗18學(xué)時）開設(shè)學(xué)期：第6學(xué)期一、教學(xué)目的理解FPGA、ASIC電路的基本概念；熟練掌握利用quartusII軟件設(shè)計常用電路的方法，提高學(xué)生分析和解決實際問題的能力，了解通用接口電路，初步做到能使用學(xué)過的電路知識解決簡單的實際問題。二、重點難點1.重點：FPGA/CPLD結(jié)構(gòu)與應(yīng)用、QuartusII應(yīng)用，VerilogHDL基本數(shù)據(jù)類型與命令語句，常用EDA設(shè)計方法、仿真驗證。2.難點：VerilogHDL基本數(shù)據(jù)類型與命令語句與C語

2、言的差別，阻塞與非阻塞式差別。三、教學(xué)方法講授法：教師講授計算機(jī)體系結(jié)構(gòu)的基本知識和研究現(xiàn)狀。四、教學(xué)內(nèi)容第一章概述（2學(xué)時）教學(xué)要求：了解EDA技術(shù)及其發(fā)展，了解硬件描述語言VerilogHDL,了解基于HDL的自頂向下設(shè)計方法。1.EDA技術(shù)及其發(fā)展2.EDA技術(shù)實現(xiàn)的目標(biāo)3.硬件描述語言VerilogHDL4.其他常用描述語言5.HDL綜合1.基于IIDL的自頂向下設(shè)計方法第二章EDA設(shè)計流程及其工具（2學(xué)時）教學(xué)要求：完整了解利用EDA技術(shù)進(jìn)行設(shè)計開發(fā)的流程對于正確選擇和使用EDA軟件、優(yōu)化設(shè)計項目、提高設(shè)計效率十分有益。本章要求了解FPGA/CPLD開發(fā)流程、ASI

3、C及其設(shè)計流程；熟練掌握常用EDA工具軟件并予以應(yīng)用。1.FPGA/CPLD開發(fā)流程2.ASIC及其設(shè)計流程3.常用EDA工具4.QuartusII簡介5?IP核簡介第三章FPGA/CPLD結(jié)構(gòu)與應(yīng)用（2學(xué)時）教學(xué)要求：熟悉可編程邏輯器件的結(jié)構(gòu)和工作原理；掌握CPLD的乘積項原理和FPGA的查找表原理；掌握相關(guān)的編程下載和測試技術(shù)。1.可編程邏輯器件概述2.簡單PLD原理3.CPLD的結(jié)構(gòu)與工作原理4.FPGA的結(jié)構(gòu)與工作原理5.碩件測試技術(shù)6.FPGA/CPLD產(chǎn)品概述7.編程與配置第四章VerilogHDL設(shè)計（6學(xué)時）教學(xué)要求：從整體上把握Verilog程序的基木結(jié)構(gòu)和

4、設(shè)計特點以及與電路情景的對應(yīng)關(guān)系，掌握Verilog語句結(jié)構(gòu)、語法規(guī)則、語言要素和數(shù)據(jù)表示方法；掌握既定功能的電路模塊描述方法；理解Verilog語句的特征（并行特征和順序特征）；熟悉組合電路的VerilogHDL描述，吋序電路的VerilogHDL描述，掌握各種計數(shù)器的VerilogHDL設(shè)計方法1?組合電路的VerilogHDL描述2.時序電路的VerilogHDL描述2.計數(shù)器的VerilogHDL設(shè)計第五章QuartusII應(yīng)用初步（6學(xué)時）教學(xué)要求：掌握Verilog的設(shè)計輸入、綜合、適配、仿真測試和編程下載等重要方法。1.基本設(shè)計流程2.引腳設(shè)置與硬件驗證3.嵌入

5、式邏輯分析儀使用方法4.編輯的SignalTapII觸發(fā)信號5?原理圖輸入設(shè)計方法第六章VerilogHDL設(shè)計進(jìn)階（4學(xué)時）教學(xué)要求：了解Verilog程序設(shè)計的內(nèi)在規(guī)律；掌握VerilogHDL的數(shù)字系統(tǒng)設(shè)計技術(shù)。熟悉過程結(jié)構(gòu)，if語句，重點掌握不同類型的分頻電路設(shè)計。1?過程結(jié)構(gòu)中的賦值語句2.過程語句歸納3.移位寄存器之VerilogHDL設(shè)計4.if語句概述5?雙向和三態(tài)電路設(shè)計6?不同類型的分頻屯路設(shè)計第七章宏功能模塊與IP應(yīng)用（4學(xué)時）教學(xué)要求：掌握LPM功能模塊，了解每一個模塊的功能、參數(shù)含義、使用方法等。掌握常用的模塊的使用方法。1?宏功能模塊概述2.LPM

6、計數(shù)器模塊使用方法3.基于LMP的流水線乘法累加器設(shè)計4.LMP隨機(jī)存儲器的設(shè)置和調(diào)用5.LMP-ROM的定制和使用示例6.在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應(yīng)用第八章有限狀態(tài)機(jī)設(shè)計（4學(xué)時）教學(xué)要求：了解有限狀態(tài)機(jī)及其設(shè)計技術(shù)。了解只有從電路狀態(tài)的角度去考慮，才能從根本上把握可靠、高效的時序邏輯的設(shè)計關(guān)鍵。1.VerilogHDL狀態(tài)機(jī)的一般形式2.Moore有限狀態(tài)機(jī)3.狀態(tài)機(jī)圖形編輯4.毛刺非法狀態(tài)處理5.硬件數(shù)字技術(shù)排除第九章VerilogHDL仿真驗證（4學(xué)時）教學(xué)要求：掌握仿真驗證的關(guān)鍵步驟，掌握對應(yīng)各種條件的測設(shè)向量，熟悉常見的仿真工具M(jìn)odelsim的使用。1.Ver

7、ilog仿真驗證與仿真流程2.使用ModclSim仿真3.其他仿真語句4.延時模型第十章SOPC技術(shù)（2學(xué)時）教學(xué)要求：了解NiosII的基本結(jié)構(gòu)、功能以及軟硬件構(gòu)建和調(diào)試流程，了解SPOC的設(shè)計流程，熟悉N1OS11嵌入式系統(tǒng)的設(shè)計方法。1.NiosII嵌入式CPU核2.NIOSII設(shè)計流程及外圍接口3.N10S11系統(tǒng)設(shè)計流程*4.NIOSII系統(tǒng)深入設(shè)計*5.SOPC綜合設(shè)計五、考核要求分作業(yè)考核、實驗考核和期末考核兩部分，期末考核以閉卷筆試的形式進(jìn)行。最終成績采取百分制，作業(yè)考核占10%,實驗考