《數(shù)字電路綜合實習講稿2006new》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在教育資源-天天文庫。

1、數(shù)字電路課程設計數(shù)字電路課程設計————利用利用CPLDCPLD設計可調(diào)時數(shù)字鐘設計可調(diào)時數(shù)字鐘河北大學電信學院基礎教研部河北大學電信學院基礎教研部20072007--1212--11學習內(nèi)容與要求學習內(nèi)容與要求●掌握掌握MAX+plusMAX+plusIIII軟件的使用；軟件的使用；●了解了解CPLD/FPGACPLD/FPGA的一般開發(fā)步驟；的一般開發(fā)步驟；●熟悉用熟悉用CPLD/FPGACPLD/FPGA器件取代傳統(tǒng)的中小規(guī)器件取代傳統(tǒng)的中小規(guī)模集成電路實現(xiàn)數(shù)字電路與系統(tǒng)的方法模集成電路實現(xiàn)數(shù)字電路與系統(tǒng)的方法●了解數(shù)字鐘的功能要求及設計方法；了解數(shù)字鐘的功能要

2、求及設計方法；●認識常用元件及使用注意事項認識常用元件及使用注意事項目錄目錄òòMAX+plusMAX+plusIIII軟件基本操作軟件基本操作òò數(shù)字電子鐘課程設計說明數(shù)字電子鐘課程設計說明òò結(jié)果形式及成績評定結(jié)果形式及成績評定MAX+plusMAX+plusIIII使用簡介使用簡介軟件的學習以加法器為例來說明軟件的學習以加法器為例來說明MAX+plusMAX+plusIIII軟件的使用方法。軟件的使用方法。示例：采用原理圖輸入方式設計示例：采用原理圖輸入方式設計88位加法器并進行位加法器并進行仿真分析，最后將程序下載至仿真分析，最后將程序下載至CPLDCPLD（

3、復雜可編程（復雜可編程邏輯器件）芯片中。邏輯器件）芯片中。本設計采用自底向上的層次設計方法，最終本設計采用自底向上的層次設計方法，最終完成加法器設計與實現(xiàn)。完成加法器設計與實現(xiàn)。11、設計輸入、設計輸入設計輸入包括以下步驟：ò（（11）創(chuàng)建原理圖文件）創(chuàng)建原理圖文件ò（（22）輸入邏輯功能圖元）輸入邏輯功能圖元ò（（33）保存文件）保存文件ò（（44）設定項目名稱）設定項目名稱ò（（55）檢查錯誤）檢查錯誤（（11）創(chuàng)建原理圖文件）創(chuàng)建原理圖文件創(chuàng)建一個名為half_adder.gdf的文件。步驟如下：a.打開MAX+plusII軟件開發(fā)環(huán)境，如圖所示b.選擇File

4、→New菜單，或單擊，彈出New對話框。c.選中GraphicEditorfile（圖形設計文件）單選按鈕。在下拉表框中選擇.gdf作為文件的擴展名。單擊ok按鈕。彈出GraphicEditor窗口。（（22）輸入邏輯功能圖元）輸入邏輯功能圖元ò在原理圖的空白處雙擊鼠標左鍵（或選擇Symbol→EnterSymbol選項，彈出EnterSymbol對話框。ò在文本框中輸入元件名稱或用鼠標雙擊元在文本框中輸入元件名稱或用鼠標雙擊元件庫；件庫；ò選取元件后點擊選取元件后點擊okok即可；即可；ò如果安放相同元件，只要如果安放相同元件，只要按住按住CtrlCtrl鍵，同時用

5、鼠標鍵，同時用鼠標拖動該元件復制即可。拖動該元件復制即可。注：注：primprim庫中包含了常用的庫中包含了常用的基本門電路和觸發(fā)器元件符號；基本門電路和觸發(fā)器元件符號；mfmf庫中包含了庫中包含了7474系列集成系列集成電路元件符號。電路元件符號。ò半加器所需元件和端口包括：輸入端口INPUT、與門AND、異或門XOR、輸出端口OUTPUT，它們都在Prim庫中。下圖為半加器元件安放結(jié)果。ò添加連線到器件的管腳上添加連線到器件的管腳上把鼠標移到元件引腳附近，則鼠標光標自動由箭頭變?yōu)槭郑醋∈髽擞益I拖動，即可畫出連線。ò標記輸入標記輸入//輸出端口屬性輸出端口屬性雙

6、擊輸入端口的“PIN-NAME”，當變成黑色時，即可輸入標記符并回車確認。輸出端口標記方法類似。半加器的輸入端分別標記為A、B，輸出端分別為S、C。（（33）保存文件）保存文件要保存文件，選擇File→SaveAs選項，彈出SaveAs對話框。如圖所示。在FileName文本框中輸入half_adder.gdf，并在Directories列表框中選擇文件的保存目錄。注意在MAX+PLUSⅡ中，保存文件目錄的路徑字符串中不能包含中文字符。(4)(4)設定項目名稱設定項目名稱選擇File→Project→setprojecttocurrentfile選項或圖標，可將當前的

7、設計文件指定為當前項目。（（55）檢查錯誤）檢查錯誤為了確保輸入的邏輯正確，可以保存文件并檢查錯誤。步驟如下：選擇File→Project→Save&Check選項，這將保存上面編輯的文件，并檢查輸入中的錯誤。如果沒有出現(xiàn)錯誤，單擊OK按鈕，關閉消息對話框。單擊Compiler窗口右上角的關閉按鈕，關閉Compiler窗口。22、電路編譯與適配、電路編譯與適配電路編譯與適配包括以下步驟：ò（（11）選擇器件）選擇器件ò（（22）設定全局綜合適配參數(shù)）設定全局綜合適配參數(shù)ò（（33）編譯、適配）編譯、適配（（11）選擇器件）選擇器件ò選擇Assign→