《msp430 簡單易懂》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、msp430f449+msp430launchpad1、開發(fā)環(huán)境：IAREmbeddedWorkbench2、IAR的安裝及相應(yīng)設(shè)置3、IAR的使用msp430f449簡介1、低工作電壓：1.8~3.6V2、超低功耗：活動(dòng)模式：280UA（1MHZ，2.2V）待機(jī)模式：1.1UA掉電模式：（RAM數(shù)據(jù)保持）0.1UA3、有5種節(jié)電模式4、從待機(jī)到喚醒的響應(yīng)時(shí)間不超過6us5、12位A/D轉(zhuǎn)換器（8通道、帶有內(nèi)部參考源、采樣保持）6、16位精簡指令結(jié)構(gòu)（RISC），150ns指令周期7、帶有3個(gè)捕獲/比較器結(jié)構(gòu)的16位定時(shí)器8、串行通信可軟件選擇UART/SPI兩種模式9、可在線串

2、行編程，不需要外部編程電壓10、驅(qū)動(dòng)液晶能力為160段11、FLASH存儲(chǔ)器為60KB，RAM為2KBmsp430f4491、IO口2、時(shí)鐘3、中斷4、定時(shí)5、AD6、UART7、PWM波8、頭文件1、IO口一、P口端口寄存器：1、PxDIR輸入/輸出方向寄存器（0：輸入模式1：輸出模式）2、PxIN輸入寄存器輸入寄存器是只讀寄存器，用戶不能對(duì)其寫入，只能通過讀取該寄存器的內(nèi)容知道I/O口的輸入信號(hào)。3、PxOUT輸出寄存器寄存器內(nèi)的內(nèi)容不會(huì)受引腳方向改變的影響。4、PxIFG中斷標(biāo)志寄存器（0：沒有中斷請(qǐng)求1：有中斷請(qǐng)求）該寄存器有8個(gè)標(biāo)志位，對(duì)應(yīng)相應(yīng)的引腳是否有待處理的中斷請(qǐng)

3、求；這8個(gè)中斷標(biāo)志共用一個(gè)中斷向量，中斷標(biāo)志不會(huì)自動(dòng)復(fù)位，必須軟件復(fù)位；外部中斷事件的時(shí)間必須>=1.5倍的MCLK的時(shí)間，以保證中斷請(qǐng)求被接受；5、PxIES中斷觸發(fā)沿選擇寄存器（0：上升沿中斷1：下降沿中斷）6、PxSEL功能選擇寄存器（0：選擇引腳為I/O端口1：選擇引腳為外圍模塊功能）7、PxREN上拉/下拉電阻使能寄存器（0：禁止1：使能）二、常用特殊P口：1、P1和P2口可作為外部中斷口。2、P6可作為A/D輸入口。3、P1.2和P2.0可作為PWM波輸出口。4、P1.1：MCLKP1.5：ACLK5、串口通信時(shí)：P2.4、P4.0為發(fā)送TXD，P2.5、P4.1為接

4、收RXD。三、基本操作：1、所有P口都可作為通用IO口使用2、所有P口都可進(jìn)行字節(jié)操作和位操作按字節(jié)操作：例：P1DIR=0xff；//將P1口作為輸出口PIOUT=0x20；//P1口輸出0x20P1DIR=0x00；//將P1口作為輸入口data=P1IN//讀取P1口外部輸入值按位操作：例：P1DIR=BIT0;//將P1.0作為輸出口P1OUT

5、=BIT0;//P1.0輸出1P1OUT&=~BIT0;//P1.0輸出0P1DIR&=~BIT0//將P1.0口作為輸入data=P1IN&BIT0//讀取P1.0口外部輸入值2、時(shí)鐘一、三個(gè)時(shí)鐘源：1、LFXT1CLK：低頻時(shí)

6、鐘（32768HZ）2、XT2CLK：高頻時(shí)鐘（8MHZ）3、DCOCLK：片內(nèi)數(shù)控振蕩器最高46MHZ但不穩(wěn)定（不能作為定時(shí)用）二、時(shí)鐘模塊結(jié)構(gòu)圖：三、時(shí)鐘模塊可提供的四種時(shí)鐘信號(hào)：1、ACLK：輔助時(shí)鐘，來自LFXT1CLK低頻時(shí)鐘，可有軟件選作各外圍模塊的時(shí)鐘信號(hào)，一般用于低速外設(shè)。2、ACLK/n：ACLK經(jīng)過1、2、4、8分頻后由P1.5輸出，僅供外部電路使用。3、MCLK：系統(tǒng)主時(shí)鐘，可有軟件選擇來自LFXT1CLK、XT2CLK或DCOCLK的時(shí)鐘，然后經(jīng)1、2、4、8分頻得到。可由P1.1輸出（主要用于cpu）4、SMCLK：子系統(tǒng)時(shí)鐘，可有軟件選擇來自XT2CL

7、K或DCOCLK的時(shí)鐘。（主要用于高速外設(shè)）四、MCLK應(yīng)用舉例：1、在默認(rèn)情況下，MCLK來自于DCOCLK其頻率為1.048576MHZ其計(jì)算方法：MCLK=（31+1）*327682、如何選擇ACLK作為MCLK：voidclk_initial(){do{IFG1&=~OFIFG;//清除振蕩器的失效標(biāo)志__delay_cycles(200);}while((IFG1&OFIFG)!=0);//如果振蕩器的失效標(biāo)志存在FLL_CTL1=SELM1+SELM0;//選擇ACLK作為MCLK}3、如何選擇XT2CLK作為MCLK：voidclk_initial(){do{IFG

8、1&=~OFIFG;//清除振蕩器的失效標(biāo)志__delay_cycles(200);}while((IFG1&OFIFG)!=0);//如果振蕩器的失效標(biāo)志存在FLL_CTL1=SELM1;//選擇XT2CLK作為MCLK}4、如何選擇DCOCLK作為MCLK：計(jì)算（121+1）*2*32768=7.995MHZvoidCLK_initial(){SCFI0

9、=FN_4;//選擇DCO頻率調(diào)整范圍為2.8~26.6MHZSCFQCTL=249;//倍頻倍數(shù)，最高位為DCO+調(diào)制器