《maxplus2 應(yīng)用》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、實驗一maxplusII軟件的初步使用（圖形的設(shè)計）一、實驗?zāi)康模?、初步掌握Max+PlusII軟件的基本操作與應(yīng)用。2、初步了解可編程器件的設(shè)計全過程。二、實驗儀器：1.電腦一臺2.實驗箱一個三、實驗內(nèi)容：（一）設(shè)計輸入：１、軟件的啟動：單擊“開始”進入“程序”選中“Max+PlusII10.1BASELINE”，打開“”MaxplusII軟件，如圖1.1-1所示。圖1.1-2圖1.1-1２、啟動FileNew菜單，彈出設(shè)計輸入選擇窗口，如圖1.1-2所示：３、選擇GraphicEditorFile，單擊OK，打開

2、原理圖編輯器，進入原理圖設(shè)計輸入電路編輯狀態(tài)。如圖1.1-3所示。４、設(shè)計輸入1）放置一個器件在原理圖上a、在原理圖的空白處雙擊鼠標左鍵，出現(xiàn)圖1.1-4圖1.1-4圖1.1-3圖1.1-4圖1.1-5b、在光標處輸入元件名稱（如：input，output，and2，and3，nand2，or2，not，xor，dff等）或用鼠標點擊庫元件，按下OK即可。c、如果安放相同的元件，只要按住Ctrl鍵，同時用鼠標按左鍵拖動該元件復(fù)制即可。d、一個完整的電路包括：輸入端口input、電路元件集合、輸出端口output。e、圖1

3、.1-5為３-８譯碼器元件安放結(jié)果。２）添加連線到器件的引腳上：把鼠標移到元件引腳附近，則鼠標自動由箭頭變?yōu)槭?，按住鼠標左鍵拖動，即可畫出連線。３-８譯碼器原理圖連線后如圖1.1-6所示。３）標記輸入／輸出端口屬性分別雙擊輸入端口的“PINNAME”，當變成黑色時，即可輸入標記符并回車確認；輸出端口標記方法類似。本譯碼器的三輸入端分別標記為：A、B、C；其八輸出端分別為：D0、D1、D2、D3、D4、D5、D6、D7。如圖1.1-7所示。圖1.1-6４）保存原理圖單擊保存按鈕圖表，對于新建文件，出現(xiàn)類似文件管理器圖框，

4、請選擇保存路徑/文件名稱保存原理圖，原理圖的擴展名為.gdf，本實驗中取名為test1.gdf。（注意：新建項目，一定要建立一個專門的文件夾保存項目文件，在編譯過程中將有大量新文件產(chǎn)生。）圖1.1-7圖1.1-8圖1.1-8５）點擊FileProjectSetprojecttocurrentFile設(shè)置此項目為當前項目文件，如圖1.1-8所示。注意此操作在你打開幾個原有項目文件時尤為重要，否則編譯時容易出錯。至此，你已完成了一個電路的原理圖的設(shè)計輸入過程。（二）電路的編譯與適配１、選擇芯片型號圖1.2-1選擇當前項目

5、文件欲設(shè)計實現(xiàn)的實際芯片進行編譯適配，單擊Assign

6、Device菜單選擇芯片，如圖1.2-1所示。如果此時不選擇適配芯片的話，該軟件將自動把所有適合本電路的芯片一一進行編譯適配，這將費你許多時間。該例程中我們選用CPLD芯片來實現(xiàn)，如用MAX7000S系列的EPM7128SLC84-15芯片；同樣也可以用FPGA芯片來實現(xiàn)，你只需在下面的對話框中指出具體芯片型號即可。注意如果將該列表下方標有“ShowonlyFastestSpeedGrades”選項的“√”消去，以便顯示出所有速度級別的器件。完成選擇后單擊“OK”按

7、鈕。２、編譯適配圖12-2啟動MaxplusIICompiler菜單，按Start開始編譯，并顯示編譯結(jié)果，生成下載文件。如果編譯時選擇的芯片是CPLD，則生成*.pof文件；如果是FPGA芯片的互阿，則生成*.sof文件，以被硬件下載編程時調(diào)用。同時生成*.rpt報告文件，可詳細察看編譯結(jié)果。如果有錯誤待修改后再進行編譯適配，如圖12-2所示。注意此時在主菜單欄里的Processing菜單下有許多編譯時的選項，視實際情況選擇設(shè)置。如果你設(shè)計的電路順利地通過了編譯，在電路不復(fù)雜的情況下，就可以對芯片進行編程下載，測試硬

8、件。如果你的電路有足夠復(fù)雜，那么其仿真就顯得非常必要。（三）電路仿真與時序分析MaxplusII教學(xué)版軟件支持電路的功能仿真（或稱前仿真）和時序分析（或稱后仿真）。眾所周知，開發(fā)人員在進行電路設(shè)計時，非常希望有比較先進的高效的仿真工具出現(xiàn)，這將為你的設(shè)計過程節(jié)約很多時間和成本。由于EDA工具的出現(xiàn)，和它所提供的強大的（在線）仿真功能迅速地得到了電子工程設(shè)計人員的青睞，這也是當今EDA(CPLD/FPGA)技術(shù)非?；鸨脑蛑弧Ｏ旅婢蚆axpluII軟件仿真功能的基本應(yīng)用在本實驗中作一初步介紹，在以后的實驗例程中將不再一

9、一介紹。一）添加仿真激勵波形圖1.3-11、啟動MaxplusIIWavefromEditor菜單，進入波形編輯窗口，如圖1.3-1所示。圖1.3-2２、將鼠標移至空白處并單擊右鍵，出現(xiàn)如圖13-2所示對話窗口。３、選擇EnterNodesfromSNF選項，并按左鍵確認，出現(xiàn)1.3-3所示對話框，單擊“”和“”按