《EDA課程設(shè)計(jì)報(bào)告--EDA技術(shù)及其應(yīng)用（樂(lè)曲演奏電路》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、EDA技術(shù)及其應(yīng)用——樂(lè)曲演奏電路藍(lán)雪英（電子信息工程學(xué)系指導(dǎo)教師：余尤好）摘要：本設(shè)計(jì)基于現(xiàn)場(chǎng)可編程門陣列FPGA，通過(guò)EDA技術(shù)，采用VHDL超高速集成電路硬件描述語(yǔ)言實(shí)現(xiàn)樂(lè)曲演奏電路，用FPGA器件驅(qū)動(dòng)小揚(yáng)聲器演奏“世上只有媽媽好”片段。關(guān)鍵字：EDA樂(lè)曲演奏電路FPGAMax+plusⅡ軟件1原理分析1.1EDA技術(shù)在現(xiàn)代電子系統(tǒng)的設(shè)計(jì)中，EDA技術(shù)已經(jīng)成為一種普遍的工具。EDA即電子設(shè)計(jì)自動(dòng)化，EDA技術(shù)的發(fā)展是，以計(jì)算機(jī)科學(xué)，微電子技術(shù)的發(fā)展為基礎(chǔ)，并融合了應(yīng)用電子技術(shù)、智能技術(shù)以及計(jì)算機(jī)圖形學(xué)、

2、拓?fù)鋵W(xué)、計(jì)算數(shù)學(xué)等眾多學(xué)科的最新成果發(fā)展起來(lái)的。簡(jiǎn)單的說(shuō)，EDA就是立足于計(jì)算機(jī)工作平臺(tái)而開(kāi)發(fā)出來(lái)的一整套先進(jìn)的設(shè)計(jì)電子系統(tǒng)的軟件工具。電子系統(tǒng)的設(shè)計(jì)方法從電子計(jì)算機(jī)輔助設(shè)計(jì)CAD、電子計(jì)算機(jī)輔助工程CAE到電子設(shè)計(jì)自動(dòng)化EDA，設(shè)計(jì)的自動(dòng)化程度越來(lái)越高，設(shè)計(jì)的復(fù)雜性也越來(lái)越強(qiáng)。它采用硬件描述語(yǔ)言HDL進(jìn)行設(shè)計(jì)。FPGA（Field－ProgrammableGateArray），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種

3、半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。目前以硬件描述語(yǔ)言（Verilog或VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至FPGA上進(jìn)行測(cè)試，是現(xiàn)代IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。超高速集成電路硬件描述語(yǔ)言VHDL是HDL的一種，是一種標(biāo)準(zhǔn)化程度較高的硬件描述語(yǔ)言，主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。進(jìn)入到21世紀(jì)后，EDA技術(shù)得到了更快的發(fā)展，開(kāi)始步入了一個(gè)新的時(shí)期，突出地表現(xiàn)在以下幾個(gè)方面：（1）電子技術(shù)各個(gè)領(lǐng)域全方位融入EDA技術(shù)，除了

4、日益成熟的數(shù)字技術(shù)外，可編程模擬器件的設(shè)計(jì)技術(shù)也有了很大的進(jìn)步。EDA技術(shù)使得電子領(lǐng)域各學(xué)科的界限更加模糊，它們相互滲透和包容，如模擬與數(shù)字、軟件和硬件、系統(tǒng)和器件、ASIC與FPGA、行為與結(jié)構(gòu)等，軟、硬協(xié)同設(shè)計(jì)技術(shù)也成為EDA技術(shù)的一個(gè)發(fā)展方向。（2）IP核在電子設(shè)計(jì)領(lǐng)域得到了廣泛的應(yīng)用，基于IP核的SOC設(shè)計(jì)技術(shù)趨向成熟，電子設(shè)計(jì)成果的可重用性進(jìn)一步提高。（3）嵌入式微處理器軟核的出現(xiàn)，更大規(guī)模的FPGA/CPLD器件的不斷推出，使得可編程芯片系統(tǒng)步入實(shí)用化階段，在一片F(xiàn)PGA芯片中實(shí)現(xiàn)一個(gè)完備的系統(tǒng)已

5、成為可能。（1）用FPGA器件實(shí)現(xiàn)完備硬件的數(shù)字信號(hào)處理成為可能，用純數(shù)字邏輯進(jìn)行DSP模塊的設(shè)計(jì)，使得高速DSP實(shí)現(xiàn)成為現(xiàn)實(shí)，并有力地推動(dòng)了軟件無(wú)線電技術(shù)的實(shí)用化?；贔PGA的DSP技術(shù)為高速數(shù)字信號(hào)處理算法提供了實(shí)現(xiàn)途徑。（2）在設(shè)計(jì)和仿真兩方面支持標(biāo)準(zhǔn)硬件描述語(yǔ)言的EDA軟件不斷推出，系統(tǒng)級(jí)、行為驗(yàn)證級(jí)硬件描述語(yǔ)言的出現(xiàn)使得復(fù)雜電子系統(tǒng)的設(shè)計(jì)和驗(yàn)證更加高效。在一些大型的系統(tǒng)設(shè)計(jì)中，設(shè)計(jì)驗(yàn)證工作非常艱巨，這些高效的EDA工具的出現(xiàn)減輕了開(kāi)發(fā)人員的工作量。1.2Max+plusⅡ軟件Max+plusⅡ是A

6、ltera公司提供的FPGA/CPLD開(kāi)發(fā)集成環(huán)境，Altera是世界上最大可編程邏輯器件的供應(yīng)商之一。Max+plusⅡ界面友好，使用便捷，被譽(yù)為業(yè)界最易用易學(xué)的EDA軟件。在Max+plusⅡ上可以完成設(shè)計(jì)輸入、元件適配、時(shí)序仿真和功能仿真、編程下載整個(gè)流程，它提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境，是設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。Max+plusⅡ提供豐富的庫(kù)單元供設(shè)計(jì)者調(diào)用，其中包括74系列的全部器件和多種特殊的邏輯功能（Macro-Function）以及新型的參數(shù)化的兆功能（Mage-Fu

7、nction）。Max+plusⅡ軟件具有開(kāi)放核的特點(diǎn)，允許設(shè)計(jì)人員添加自己認(rèn)為有價(jià)值的宏函數(shù)。2總體方案設(shè)計(jì)2.1設(shè)計(jì)內(nèi)容要求設(shè)計(jì)一個(gè)樂(lè)曲演奏電路，用FPGA器件驅(qū)動(dòng)小揚(yáng)聲器演奏“世上只有媽媽好”片段。按照?qǐng)D一樂(lè)譜，設(shè)計(jì)相應(yīng)電路控制speaker信號(hào)的方波頻率，某一頻率持續(xù)時(shí)間長(zhǎng)短，各頻率間間隔大小，就可以推動(dòng)小揚(yáng)聲器演奏樂(lè)曲。圖一“世上只有媽媽好”樂(lè)譜片段2.2設(shè)計(jì)方案比較方案一：由單片機(jī)MSP430F149來(lái)實(shí)現(xiàn)樂(lè)曲演奏電路的設(shè)計(jì)，外圍電源采用+3V電源供電，時(shí)鐘有8MHz的晶振產(chǎn)生，中央處理器由MS4

8、30F149單片機(jī)來(lái)完成，樂(lè)曲演奏狀態(tài)由七段數(shù)碼管來(lái)模擬。這種方案，結(jié)構(gòu)簡(jiǎn)單容易掌握，各部分電路實(shí)現(xiàn)起來(lái)都非常容易，在傳統(tǒng)的樂(lè)曲演奏設(shè)計(jì)中也應(yīng)用得較為廣泛，技術(shù)成熟。其原理框圖見(jiàn)圖二。圖二單片機(jī)原理實(shí)現(xiàn)框圖方案二：基于現(xiàn)場(chǎng)可編程門陣列FPGA，通過(guò)EDA技術(shù)。采用VHDL超高速集成電路硬件描述語(yǔ)言實(shí)現(xiàn)樂(lè)曲演奏電路設(shè)計(jì)。程序設(shè)計(jì)思想為：1、分頻電路產(chǎn)生不同頻率方波；2、利用計(jì)數(shù)器實(shí)現(xiàn)speaker信號(hào)