《16位led恒流驅(qū)動芯片設(shè)計》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、北方工業(yè)大學(xué)碩士學(xué)位論文13論文章節(jié)安捧本課題要求設(shè)計一種用于LED面板(顯示屏)的恒流驅(qū)動電路。設(shè)計要求為：輸出電流在一定范圍內(nèi)可調(diào)，同時具有熱保護(hù)電路(ThermalShutdownCircuit)，自啟動電路等輔助功能。該電路的設(shè)計指標(biāo)是：電源電壓為3．3．5．7V的情況下，外部電流調(diào)節(jié)電阻在100～5k．O范圍內(nèi)變化，輸出電流最大擺幅為90mA，工作頻率大于10MHz。本文不僅對電路中的邏輯控制單元做了簡單的功能分析，而且對電路的電流調(diào)節(jié)功能及其工作原理進(jìn)行定性和定量的分析討論。第一章：對LED顯示屏及其驅(qū)動電路的發(fā)展現(xiàn)狀、驅(qū)動器分類和課題的應(yīng)用進(jìn)行了介

2、紹。第二章：對本文設(shè)計的LED恒流驅(qū)動控制電路的基本工作原理進(jìn)行介紹，并給出電路的重要設(shè)計指標(biāo)；并對16位LED恒流驅(qū)動控制電路的重要子電路模塊進(jìn)行了原理分析，同時應(yīng)用Hspic宅軟件對各子電路進(jìn)行了仿真分析。第三章：在第二章設(shè)計的電路基礎(chǔ)上進(jìn)行了版圖設(shè)計，同時完成了版圖檢查以及版圖驗(yàn)證等工作。第四章：對在進(jìn)行電路設(shè)計及版圖設(shè)計過程中采用的可靠性技術(shù)以及可測性技術(shù)進(jìn)行了簡單的介紹。第五章：是本課題的總結(jié)，其中包括本課題已經(jīng)完成的工作內(nèi)容，以及該課題繼續(xù)發(fā)展的方向。4北方工業(yè)大學(xué)碩士學(xué)位論文2．1設(shè)計思想第二章具體電路設(shè)計專用集成電路(ASIC，Applicati

3、onSpecificIntegratedCircuit)是～種為專門目的而設(shè)計的集成電路，具有設(shè)計自由度大、芯片中沒有無用的單元或晶體管、面積小，性能高、大批量生產(chǎn)時成本低的特點(diǎn)謝1。目前。ASIC的設(shè)計己經(jīng)在整機(jī)系統(tǒng)與電路的設(shè)計中占有重要的地位。2．1．1ASIC的分類ASIC按應(yīng)用特性分類，有數(shù)字ASIC、模擬ASIC和數(shù)?；旌螦SIC三種。按ASIC芯片制造方法分，ASIC設(shè)計可以分為全定制方法和半定制方法。全定制方法是一種基于晶體管級的ASIC設(shè)計方法，設(shè)計者使用版圖編輯工具，從晶體管版圖尺寸、位置及互連線開始設(shè)計，這些設(shè)計全部是按用戶的要求進(jìn)行的。這種

4、設(shè)計方法是以得到盡可能小的芯片面積和盡可能高的系統(tǒng)性能為目標(biāo)，在大批量生產(chǎn)時具有成本低的優(yōu)點(diǎn)，常用于大批量的ASIC生產(chǎn)中，但全定制方法設(shè)計周期長，開發(fā)階段投資風(fēng)險大。半定制集成電路指所有的邏輯單元預(yù)先進(jìn)行設(shè)計，但其中一些或所有的掩膜版按定制方式進(jìn)行制作的集成電路。使用單元庫中預(yù)先設(shè)計好的單元可以大大簡化設(shè)計，設(shè)計者不必涉及單元電路內(nèi)部器件之間的互連，只需要將這些基本單元進(jìn)行合理的布局和互連就行了。在這里將半定制集成電路分為標(biāo)準(zhǔn)單元集成電路和門陣列集成電路。在標(biāo)準(zhǔn)單元設(shè)計中，是以精心設(shè)計的邏輯電路單元及版圖為基礎(chǔ)，按具體電路的要求可將它們放在芯片上的任意位置按行

5、排列，單元行之間留出空隙作為單元間布線的通道，標(biāo)準(zhǔn)單元可以是等高的，單元的寬度隨邏輯電路的規(guī)模大小而變化。有的標(biāo)準(zhǔn)單元設(shè)計系統(tǒng)亦可以接受高度、寬度均可變的宏單元。標(biāo)準(zhǔn)單元設(shè)計過程中，從庫中調(diào)出電路單元，單元行放置的位置及布線通道寬度均可由設(shè)計者確定，故標(biāo)準(zhǔn)單元設(shè)計中，電路性能、芯片利用率以及靈活性較門陣列好，但因其需要用戶設(shè)計全部的掩膜版并要經(jīng)過全部的工藝過程，故生產(chǎn)周期較長且成本也較門陣列高。門陣列在ASIC市場中占有很大的比重，這是由于它在設(shè)計過程中的自動化5北方工業(yè)大學(xué)碩士學(xué)位論文程度高、生產(chǎn)周期短且價格較低，較適于批量小的ASIC設(shè)計。門陣列的器件結(jié)構(gòu)是

6、在硅片上預(yù)先制定好固定的晶體管陣列、固定的輸入及輸出的壓焊塊位置、固定的布線通道。這種陣列分布的晶體管基片就稱為門陣列母片。用它來實(shí)現(xiàn)的ASIC是通過母片上陣列分布的晶體管之間的金屬化互連來實(shí)現(xiàn)的。2．1．2ASIC的設(shè)計流程下圖2．1描述了ASIC的設(shè)計步驟‘2n(當(dāng)然對于不同的軟件開發(fā)系統(tǒng)，在設(shè)計步驟上會有所不同)，下面對每一步的功能作一個簡單的介紹。邏輯設(shè)計圖2，1ASIC的設(shè)計流程圖1)設(shè)計輸入，采用草圖或硬件描述語言的方式將電子系統(tǒng)輸入到ASIC設(shè)計系統(tǒng)；2)邏輯綜合，對于HDL輸入的方式，采用邏輯綜合工具建立網(wǎng)表；3)布局前模擬，檢查系統(tǒng)功能的正確性

7、，包括邏輯仿真和靜態(tài)時序分析；6北方工業(yè)大學(xué)碩士學(xué)位論文4)布局布線，確定各功能塊的位置及對功能塊之間和單元之間進(jìn)行布線。此時要考慮到芯片尺寸、電路的最高工作頻率、最長的關(guān)鍵路徑，以及電源地線、時鐘樹分布和芯片壓焊點(diǎn)是否合理等；5)參數(shù)提取，確定各個連接處的電阻和電容等電學(xué)參數(shù)值；6)布局后模擬，加入布局布線時增加的各種寄生電學(xué)參數(shù)之后，再次檢查系統(tǒng)能否正常工作。．從以上說明可以看出，步驟1．3主要是電子系統(tǒng)的邏輯設(shè)計，邏輯設(shè)計的目的是通過門電路級(由與非門，非門，DFF等基本門構(gòu)成)來確定可以滿足所期望的邏輯規(guī)格的那種邏輯構(gòu)成。這時，邏輯信號作為數(shù)值1，0來處

8、理，設(shè)計結(jié)果用邏輯電路圖